

IFW



Patent

Customer No. 31561
Application No.: 10/711,863
Docket No. 14098-US-PA

IN THE UNITED STATES PATENT AND TRADEMARK OFFICE

In re application of

Applicant : Cheng
Application No. : 10/711,863
Filed : Oct 11, 2004
For : PROCESS OF FABRICATING CONDUCTIVE COLUMN
AND CIRCUIT BOARD WITH CONDUCTIVE COLUMN
Examiner : N/A
Art Unit : 3729

ASSISTANT COMMISSIONER FOR PATENTS

Arlington, VA 22202

Dear Sir:

Transmitted herewith is a certified copy of Taiwan Application No.: 93122358,
filed on: 2004/7/27.

A return prepaid postcard is also included herewith.

Respectfully Submitted,
JIANQ CHYUN Intellectual Property Office

Dated: June 1, 2005

By: Belinda Lee
Belinda Lee
Registration No.: 46,863

Please send future correspondence to:


7F.-1, No. 100, Roosevelt Rd.,

Sec. 2, Taipei 100, Taiwan, R.O.C.

Tel: 886-2-2369 2800

Fax: 886-2-2369 7233 / 886-2-2369 7234

E-MAIL: BELINDA@JCIPGroup.com.tw; USA@JCIPGroup.com.tw



中華民國經濟部智慧財產局

INTELLECTUAL PROPERTY OFFICE
MINISTRY OF ECONOMIC AFFAIRS
REPUBLIC OF CHINA

茲證明所附文件，係本局存檔中原申請案的副本，正確無訛，
其申請資料如下：

This is to certify that annexed is a true copy from the records of this
office of the application as originally filed which is identified hereunder.

申請日：西元 2004 年 07 月 27 日
Application Date

申請案號：093122358
Application No.

申請人：欣興電子股份有限公司
Applicant(s)

CERTIFIED COPY OF
PRIORITY DOCUMENT

局長
Director General

蔡練生

發文日期：西元 2004 年 10 月 日
Issue Date

發文字號：09320964420
Serial No.

發明專利說明書

(本說明書格式、順序及粗體字，請勿任意更動，※記號部分請勿填寫)

※申請案號：93122358

※申請日期：2004.1.21

※IPC 分類：

一、發明名稱：(中文/英文)

導電柱之製作方法及具有導電柱之線路板

PROCESS OF CONDUCTIVE COLUMN AND
CIRCUIT BOARD WITH CONDUCTIVE COLUMN

二、申請人：(共 1 人)

姓名或名稱：(中文/英文)

欣興電子股份有限公司/UNIMICRON TECHNOLOGY CORP.

代表人：(中文/英文) 曾子章/TZYY JANG TSENG

住居所或營業所地址：(中文/英文)

桃園縣桃園市龜山工業區興邦路 38 號/NO. 38, HSING PONG RD.,
KWEI-SAN INDUSTRIAL EXENDED ZONE, TAOYUAN, TAIWAN, R.O.C.

國籍：(中文/英文) 中華民國/TW

三、發明人：(共 1 人)

姓名：(中文/英文)

鄭振華 /CHENG, DAVID C. H.

國籍：(中文/英文) 中華民國/TW

四、聲明事項：

☐ 主張專利法第二十二條第二項 ☐ 第一款或 ☐ 第二款規定之事實，其事實發生日期為： 年 月 日。

☐ 申請前已向下列國家（地區）申請專利：

【格式請依：受理國家（地區）、申請日、申請案號 順序註記】

☐ 有主張專利法第二十七條第一項國際優先權：

☐ 無主張專利法第二十七條第一項國際優先權：

☐ 主張專利法第二十九條第一項國內優先權：

【格式請依：申請日、申請案號 順序註記】

☐ 主張專利法第三十條生物材料：

☐ 須寄存生物材料者：

國內生物材料 【格式請依：寄存機構、日期、號碼 順序註記】

國外生物材料 【格式請依：寄存國家、機構、日期、號碼 順序註記】

☐ 不須寄存生物材料者：

所屬技術領域中具有通常知識者易於獲得時，不須寄存。

五、中文發明摘要：

一種導電柱之製作方法，適用於一線路板製程，其中線路板包括一介電層。此製作方法包括形成一第一盲孔於介電層之一第一面及形成一第二盲孔於介電層之相對於第一面的一第二面，而第一盲孔之一盲端係連通於第二盲孔之一盲端，且第一盲孔與第二盲孔係構成一沙漏形之貫孔，其中貫孔之兩端的內徑實質上大於貫孔之中央的內徑，並填入導電材料至貫孔之內以形成一沙漏形之導電柱。由於上述之貫孔具有沙漏的形狀，所以導電材料更容易填入此貫孔之內，故可提升導電柱之製作良率。

六、英文發明摘要：

A process of a conductive column is suited for a circuit board, wherein the circuit board comprises a dielectric layer. A first blind hole is formed in a first surface of the dielectric layer, and a second blind hole is formed in a second surface of the dielectric layer relative to the first surface wherein the blind end of the first blind hole is linked to the blind end of the second blind hole. The first blind hole and the second blind forms a through hole with an hourglass shape, wherein the inside diameter of a middle of the through hole is substantially larger than the inside diameter of two ends of the through hole. A conductive material is filled in the through hole to form a conductive column with an hourglass

shape. Since the formed through hole has an hourglass shape, the through hole is easier to be filled with the conductive material such that a higher yield of the process of the conductive column can be improved.

七、指定代表圖：

(一) 本案指定代表圖為：圖 3F

(二) 本代表圖之元件符號簡單說明：

300：線路板

302c：貫孔

310：介電層

320：第一導電層

330：第二導電層

340：電鍍層

342：導電柱

八、本案若有化學式時，請揭示最能顯示發明特徵的化學式：

無

九、發明說明：

【發明所屬之技術領域】

本發明是有關於一種導電柱之製作方法，且特別是有關於一種適用於線路板（circuit board）製程的導電柱之製作方法。

【先前技術】

目前在半導體封裝製程中，由於線路板具有佈線細密、組裝緊湊及性能良好等優點，使得線路板已經成為經常使用的構裝元件之一。線路板主要由多層圖案化線路層（patterned circuit layer）及多層介電層（dielectric layer）所交替疊合而成。此外，線路板主要包括壓合法（laminating process）及增層法（build-up process）二大類型之線路板。無論是上述何種類型之線路板，為了將線路板之這些圖案化線路層作相互電性連接，習知技術通常是以導電孔（conductive via）來達成。依照導電孔之製程及結構來區分，常見之導電孔例如有導電通孔（conductive through via）、導電埋孔（conductive embedded via）及導電盲孔（conductive blind via）。

請參考圖 1，其繪示習知之一種具有電鍍通孔（Plated Through Hole，PTH）之線路板的剖面圖。線路板 100 包括一介電層 110，其材質例如為環氧樹脂（epoxy resin）或含玻璃纖維（glass fiber）之環氧樹脂，而介電層 110 之一第一面 112 係配置有一第一導電層 120，其例如為一

銅箔 (copper foil)，而介電層 110 之相對於第一面 112 的一第二面 114 則配置有一第二導電層 130，其亦例如為一銅箔。為了讓第一導電層 120 能夠穿過介電層 110，而電性連接至第二導電層 130，習知技術乃是進行一電鍍通孔製程來達成上述之電性連接。習知之電鍍通孔製程包括先利用一鑽孔製程在介電層 110、第一導電層 120 及第二導電層 130 上形成至少一貫孔 102，接著再利用一電鍍製程將一導電材料全面地沈積 (deposit) 於貫孔 102 之內壁面、第一導電層 120 之表面及第二導電層 130 之表面而形成一電鍍層 140。因此，可經由在貫孔 102 之內壁面上的局部電鍍層 140 所形成的導電管 142，來電性連接第一導電層 120 及第二導電層 130。在線路板 100 上製作電鍍通孔以後，可接續其他製程來完成線路板 100 之製作。

除了上述之電鍍通孔製程以外，可更以電鍍填孔製程來將導電材料電鍍填滿線路板之貫孔所圍成的空間來形成一導電柱，用以提升線路板之散熱效能。請參考圖 2A，其繪示習知之一種具有導電柱之線路板的剖面圖。相較於先前揭露之電鍍通孔製程，電鍍填孔製程同樣包括先利用一鑽孔製程在介電層 210、第一導電層 220 及第二導電層 230 上形成至少一貫孔 202，接著再利用一電鍍製程將導電材料全面地沈積於貫孔 202 之內壁面、第一導電層 220 之表面及第二導電層 230 之表面而形成一電鍍層 240，其中局部之電鍍層 240 將填滿貫孔 102 所圍成之空間，而形成一導電柱 242。值得注意的是，相較於圖 1 之貫孔 102

內的局部電鍍層 140 所形成的導電管，圖 2A 之導電柱 242 具有較大之導熱截面積，這將有助於提升線路板 200a 之導熱效能。

請參考圖 2B，其繪示習知之一種具有缺陷導電柱之線路板的剖面圖。在電鍍填孔之過程中，由於貫孔 202 之兩端容易發生尖端放電（Point Discharge）的現象，即第一導電層 220 之邊緣 220a 與第二導電層 230 之邊緣 230a 將產生大的尖端放電流（Point Discharge Current），使得導電材料將先沈積於第一導電層 220 之邊緣 220a 與第二導電層 230 之邊緣 230a。因此，當沈積於第一導電層 220 之邊緣 220a 與第二導電層 230 之邊緣 230a 的局部電鍍材料朝向貫孔 202 之中心軸線延伸而連接在一起時，由填充於貫孔 202 內之局部電鍍層 240 所形成的導電柱 242 將具有一空孔（void）242a，這將會減少導電柱 242 之導熱截面積，因而降低線路板 200b 之導熱效能，此乃相較於圖 2A 之線路板 200a 而言。

【發明內容】

有鑑於此，本發明之目的就是在提供一種導電柱之製作方法，其適用於一線路板製程，用以提升在線路板上製作導電柱之良率。

為達本發明之上述目的，本發明提出一種導電柱之製作方法，適用於一線路板製程，其中線路板包括一介電層。此製作方法包括形成一第一盲孔於介電層之一第一面

及形成一第二盲孔於介電層之相對於第一面的一第二面，而第一盲孔之一盲端係連通於第二盲孔之一盲端，且第一盲孔與第二盲孔係構成一貫孔，其中貫孔之兩端的內徑實質上大於貫孔之中央的內徑，接著填入導電材料至貫孔之內以形成一導電柱。

依照本發明的較佳實施例所述之導電柱之製作方法，其中第一盲孔及第二盲孔均呈錐狀，而貫孔及導電柱均呈沙漏狀。此外，線路板更具有一第一導電層，其配置於介電層之第一面，且在形成第一盲孔於介電層之後，第一盲孔係貫穿第一導電層。另外，線路板更具有一第二導電層，其配置於介電層之第二面，且在形成第二盲孔於介電層之後，第二盲孔係貫穿第二導電層。

依照本發明的較佳實施例所述之導電柱之製作方法，其中形成第一盲孔及第二盲孔之方式可包括機械鑽孔或雷射鑽孔。

依照本發明的較佳實施例所述之導電柱之製作方法，其中填入導電材料之方式可包括電鍍。當填入導電材料至貫孔之內時，導電材料係可先填滿貫孔之中央，再逐漸從貫孔之中央朝向貫孔之兩端填滿。

基於上述，本發明之導電柱之製作方法乃是藉由先在介電層上形成一類似沙漏狀之貫孔，再將導電材料填入此貫孔中而形成一同樣類似沙漏狀之導電柱。由於貫孔係呈沙漏狀，所以導電材料更容易填入貫孔之內，故可提升導電柱之製作良率。此外，當以電鍍方式將導電材料填入

上述類似沙漏狀之貫孔內時，由於尖端放電的現象，導電材料將先從貫孔之中央開始填滿，再逐漸從貫孔之中央朝向貫孔之兩端填滿，直到導電材料填滿貫孔而形成一導電柱，其亦對應於貫孔之形狀而大致呈沙漏狀，故本發明能夠降低導電柱之內部產生空孔的機率，進而提高導電柱之製作良率。

為讓本發明之上述和其他目的、特徵和優點能更明顯易懂，下文特舉較佳實施例，並配合所附圖式，作詳細說明如下。

【實施方式】

請參考圖 3A~3F，其繪示本發明之一較佳實施例之一種導電柱之製作方法的剖面流程圖。首先，請參考圖 3A，本發明之導電柱之製作方法係適用於一線路板 300 之製程。線路板 300 之製程初始板材係可為一雙面板（單一介電層之兩面分別具有一導電層的板材）、一單面板（單一介電層之單面具有一導電層的板材）或單一介電層。在本較佳實施例中，當線路板 300 之製程初始板材係僅以雙面板作為代表時，線路板 300 包括一介電層 310，其材質例如環氧樹脂或含玻璃纖維之環氧樹脂，而介電層 310 之一第一面 312 係配置有一第一導電層 320，其例如為一銅箔。此外，介電層 310 之相對於第一面 312 的一第二面 314 亦配置有一第二導電層 330，其亦例如為一銅箔。

接著請參考圖 3B，為了讓第一導電層 220 能夠穿過

介電層 210，而電性連接至第二導電層 230，首先，在介電層 310 及第一導電層 320 上形成一第一盲孔 302a，其中形成第一盲孔 302a 的方式例如為機械鑽孔或雷射鑽孔。當以機械鑽孔來形成第一盲孔 302a 時，由於機械鑽頭之尖端具有一切削角，使得機械鑽頭之尖端的形狀近似錐狀，故利用機械鑽孔在介電層 310 及第一導電層 320 上形成第一盲孔 302a 時，第一盲孔 302a 將可呈錐狀。此外，當以雷射鑽孔來形成第一盲孔 302a 時，可利用螺旋（spiral）的加工方式及控制雷射功率以使第一盲孔 302a 大致呈錐狀。無論是採用機械鑽孔、雷射鑽孔或其他形成盲孔的加工方式，第一盲孔 302a 之接近介電層 310 中央的一盲端（blind end）的內徑小於第一盲孔 302a 之遠離介電層 310 中央的一開端（open end）。

接著請參考圖 3C，在介電層 310 及第一導電層 320 上形成一第一盲孔 302a 之後，接著或同時在介電層 310 之相對於第一面 312 的第二面 314 及第二導電層 330 上形成一第二盲孔 302b，其中形成第二盲孔 302b 的方式例如為機械鑽孔或雷射鑽孔。類似於第一盲孔 302a 之形狀，第二盲孔 302b 亦可呈錐狀。值得注意的是，無論是採用機械鑽孔、雷射鑽孔或其他形成盲孔的加工方式，在形成第二盲孔 302b 之過程中，第二盲孔 302b 之盲端與第一盲孔 302a 之盲端將相互連通而構成一貫孔 302c，當第一盲孔 302a 及第二盲孔 302b 均大致呈錐形時，貫孔 302c 之兩端的內徑實質上大於貫孔 302c 之中央的內徑，同時貫

孔 302c 之外形將呈沙漏狀。值得注意的是，由於貫孔 302c 之中央的內徑係小於貫孔 302c 之兩端的內徑，所以介電層 310 於貫孔 302c 的中央具有一環狀尖端 316。

接著請參考圖 3D~3F，在線路板 300 上形成類似沙漏狀之貫孔 302c 以後，接著填入導電材料於貫孔 302c 之內。在本實施例中，填入導電材料至貫孔 302c 之內的方法例如為電鍍，當以電鍍方式將導電材料填入至貫孔 302c 之內時，預先以化學電鍍（即無電電鍍）法將一層很薄的電鍍種子層（plating seed layer）（未繪示）沈積至貫孔 302c 之內壁面、第一導電層 320 及第二導電層 330 上，接著以有電電鍍法，經由上述之電鍍種子層沈積導電材料（例如為銅）於貫孔 302c 之內壁面、第一導電層 320 及第二導電層 330 上，因而形成一電鍍層 302c（如圖 3D 所示），之後以電鍍填孔技術，將導電材料填滿貫孔 302c 而形成一導電柱 342（如圖 3E~3F 所示）。

基於上述，在以電鍍方式將導電材料填入貫孔 302c 之內的過程中，由於介電層 310 於貫孔 302c 的中央具有環狀尖端 316，故在尖端放電的效應之下，從介電層 310 之環狀尖端 316 所產生的尖端放電電流，將使導電材料先從介電層 310 的之環狀尖端 316 的地方開始沈積，之後導電材料再逐漸朝向貫孔 302c 之兩端來填滿貫孔 302c，用以在貫孔 302c 之內形成一導電柱 342。由於貫孔 302c 大致呈沙漏狀，所以容納於貫孔 302c 中之導電柱 342 亦大致呈沙漏狀。

值得注意的是，上述實施例所揭露之線路板的製程初始板材並不限於雙面板（單一介電層之兩面分別具有一導電層的板材），亦可為單面板（單一介電層之單面具有一導電層的板材）或單一介電層。此外，本發明之實施例僅揭露線路板之導電柱的製作，至於線路板之後續製程，則視線路板之實際應用的層數、線路的圖案化及微細孔道（micro via）的製作來作決定，於此不再贅述。

綜上所述，本發明之導電柱之製作方法乃是藉由先在介電層上形成一類似沙漏狀之貫孔，再將導電材料填入此貫孔中而形成一同樣類似沙漏狀之導電柱。由於貫孔係呈沙漏狀，所以導電材料更容易填入貫孔之內，故可提升導電柱之製作良率。此外，當以電鍍方式將導電材料填入上述類似沙漏狀之貫孔內時，由於尖端放電的現象，導電材料將先從貫孔之中央開始填滿，再逐漸從貫孔之中央朝向貫孔之兩端填滿，直到導電材料填滿貫孔而形成一導電柱，其亦對應於貫孔之形狀而大致呈沙漏狀，故本發明能夠降低導電柱之內部產生空孔的機率，進而提高導電柱之製作良率。

雖然本發明已以較佳實施例揭露如上，然其並非用以限定本發明，任何熟習此技藝者，在不脫離本發明之精神和範圍內，當可作些許之更動與潤飾，因此本發明之保護範圍當視後附之申請專利範圍所界定者為準。

【圖式簡單說明】

圖 1 繪示習知之一種具有電鍍通孔之線路板的剖面圖。

圖 2A 繪示習知之一種具有導電柱之線路板的剖面圖。

圖 2B 繪示習知之一種具有缺陷導電柱之線路板的剖面圖。

圖 3A~3F 繪示本發明之一較佳實施例之一種導電柱之製作方法的剖面流程圖。

【主要元件符號說明】

100：線路板
102：貫孔
110：介電層
112：第一面
114：第二面
120：第一導電層
130：第二導電層
140：電鍍層
142：導電管
200a、200b：線路板
202：貫孔
210：介電層
220：第一導電層
230：第二導電層

240：電鍍層

242：導電柱

242a：空孔

300：線路板

302a：第一盲孔

302b：第二盲孔

302c：貫孔

310：介電層

312：第一面

314：第二面

316：環狀尖端

320：第一導電層

330：第二導電層

340：電鍍層

342：導電柱

十、申請專利範圍：

1. 一種導電柱之製作方法，適用於一線路板製程，其中該線路板包括一介電層，該製作方法包括：

形成一第一盲孔於該介電層之一第一面；

形成一第二盲孔於該介電層之相對於該第一面的一第二面，而該第一盲孔之一盲端係連通於該第二盲孔之一盲端，且該第一盲孔與第二盲孔係構成一貫孔，其中該貫孔之兩端的內徑實質上大於該貫孔之中央的內徑；以及

填入導電材料至該貫孔之內以形成一導電柱。

2. 如申請專利範圍第 1 項所述之導電柱之製作方法，其中該第一盲孔及該第二盲孔均呈錐狀，而該貫孔及該導電柱均呈沙漏狀。

3. 如申請專利範圍第 1 項所述之導電柱之製作方法，其中該線路板更具有一第一導電層，其配置於該介電層之該第一面，且在形成該第一盲孔於該介電層之後，該第一盲孔係貫穿該第一導電層。

4. 如申請專利範圍第 3 項所述之導電柱之製作方法，其中該線路板更具有一第二導電層，其配置於該介電層之該第一面，且在形成該第二盲孔於該介電層之後，該第二盲孔係貫穿該第二導電層。

5. 如申請專利範圍第 1 項所述之導電柱之製作方法，其中形成該第一盲孔之方式係為機械鑽孔。

6. 如申請專利範圍第 5 項所述之導電柱之製作方法，其中形成該第二盲孔之方式係為機械鑽孔。

7. 如申請專利範圍第 1 項所述之導電柱之製作方法，其中形成該第一盲孔之方式係為雷射鑽孔。

8. 如申請專利範圍第 7 項所述之導電柱之製作方法，其中形成該第二盲孔之方式係為雷射鑽孔。

9. 如申請專利範圍第 1 項所述之導電柱之製作方法，其中填入導電材料之方式包括電鍍。

10. 如申請專利範圍第 9 項所述之導電柱之製作方法，其中導電材料係先填滿該貫孔之中央，再逐漸從該貫孔之中央朝向該貫孔之兩端填滿。

11. 一種線路板，包括：

一介電層，具有一第一面、對應該第一面之一第二面及至少一貫孔，其中該貫孔係貫穿該介電層，而該貫孔之兩端的內徑實質上大於該貫孔之中央的內徑；以及

至少一導電柱，配置於該貫孔之內，且該導電柱之形狀實質上符合該貫孔之形狀。

12. 如申請專利範圍第 11 項所述之線路板，其中該貫孔及該導電柱均呈沙漏狀。

13. 一種線路板，包括：

一介電層，具有一第一面及對應該第一面之一第二面；以及

一第一導電層，其配置於該介電層之該第一面，其中該介電層及該第一導電層具有一貫孔，其貫穿該介電層及該第一導電層，而該貫孔之兩端的內徑實質上大於該貫孔之中央的內徑

至少一導電柱，配置於該貫孔之內，且該導電柱之形狀實質上符合該貫孔之形狀。

14. 如申請專利範圍第 13 項所述之線路板，其中該貫孔及該導電柱均呈沙漏狀。

15. 如申請專利範圍第 13 項所述之線路板，更包括一第二導電層，其配置於該介電層之該第二面，且該第二導電層、該介電層及該第一導電層共同具有該貫孔，其貫穿該第二導電層。




圖 1




圖 2A




圖 2B




圖 3A




圖 3B




圖 3C




圖 3D




圖 3E




圖 3F